PCT

同欧肚外八粉

世界知的所有権機関国、際事務局



1995年9月28日(28.09.95)

W095/26047

特許協力条約に基づいて公開された国際出願

(11) 国際公開番号

(43) 国際公開日

	(51) 国際特許分類	16		(
	H01L 23/12	•	A1	
				(
	(21) 国際出願番号	21) 国際出願番号 PCT/JP95/00492		
	(22) 国際出願日	国際出願日 1995年3月17日(17.03.95)		
ĺ	(30) 優先権データ			
	特顧平6/48760	1994年3月18日(18.03.94)	Л	
	特顧平6/273469	1994年11月8日(08.11.94)	JP	
	特願平7/7683	1995年1月20日(20.01.95)	JР	
	特顏平7/56202	1995年3月15日(15.03.95)	JΡ	
	(71) 出願人(米国を除くすべての指定国について)			
	日立化成工業株式会社			
	(HITACHI CHEMICAL COMPANY, LTD.)[JP/JP]			
	〒160 東京都新宿区西新宿二丁目1番1号 Tokyo, (JP)			
1	(72) 発明者;および			
	(75) 発明者/出願人(米国についてのみ)			
1	福富直樹(FUKUTOMI, Naoki)[JP/JP]			
ı	〒307 茨城県結城市結城8463-5 Ibaraki, (JP)			
Ì	坪松良明(TSUBOMATSU, Yoshiaki)[JP/JP]			
1	〒300 茨城県土浦市右籾24-2 Ibaraki, (JP)			
	井上文男(INOUE, Fumio)[JP/JP]			
I	〒305 茨城県つくば市花畑1-15-18			
	日立化成紫峰寮A403号 Ibaraki, (JP)			
1				

山崎聡夫(YAMAZAKI, Toshio)[JP/JP] 〒305 茨城県つくば市松代3-4-3 日立松代ハウス203号 Ibaraki, (JP) 大畑洋人(OHHATA, Hirohito)[JP/JP] 〒305 茨城県つくば市花畑1-15-18 日立化成紫峰寮B204号 Ibaraki, (JP) 获原伸介(HAGIWARA, Shinsuke)[JP/JP] 〒308 茨城県下館市玉戸1278-302 Ibaraki, (JP) 田口矩之(TAGUCHI, Noriyuki)[JP/JP] 〒305 茨城県つくば市花畑1-15-18 日立化成紫峰寮A504号 Ibaraki, (JP) 野村 宏(NOMURA, Hiroshi)[JP/JP] 〒329-02 栃木県小山市網戸227 Tochigi, (JP) (74) 代理人 弁理士 富田和子, 外(TOMITA, Kazuko et al.) 〒220 神奈川県横浜市西区北幸2丁目9-10


横浜HSビル7階 Kanagawa, (JP) (81) 指定国 CN, JP, KR, US, 欧州特許(AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

添付公開書類

国際調査報告書

(54) Tide: SEMICONDUCTOR PACKAGE MANUFACTURING METHOD AND SEMICONDUCTOR PACKAGE

(54) 発明の名称 半導体パッケージの製造法及び半導体パッケージ



(57) Abstract

A semiconductor package suitable for an increase in the degree of integration is provided. The package comprises a base including conductors made of nickel-coated electrolytic copper foil; and an LSI chip mounted on the copper foil, connected to the conductors at its terminal and sealed with epoxy resin. In the process of producing the package base, the copper foil alone is removed with an alkali etchant, and the exposed nickel layer is removed with a liquid that can hardly dissolve copper whereby interconnections are exposed. A pattern is formed so as to expose connecting terminals by applying a solder resist, and solder balls placed on the exposed terminals are fused to conductors of an external wiring board.

(57) 要約

半導体の高集積度化に対応できる半導体パッケージ基板を提供する。電解銅箔にニッケル層をめっきし配線を形成して銅箔上にLSIチップを搭載し、LSI端子部と配線を用て対し、半導体封止用エポキシ樹脂を用いて封止する。銅箔のみをアルカリエッチャントで溶解除の少な解性の少なが、ニッケルを露出させる。ソルダレジストを塗布し接続用端子部を露出するようにパターンを形成したの配線露出部にはんだボールを配置し溶融させ、はんだボールを介して外部の配線板と接続する。

情報としての用途のみ PCTに基づいて公開される国際出願をパンフレット第一頁にPCT加盟国を同定するために使用されるコード

 WO 95/26047 PCT/JP95/00492

-1-

明細書

半導体パッケージの製造法及び半導体パッケージ

技術分野

本発明は、半導体パッケージの製造法及び半導体パッケージに関する。

背景技術

半導体の集積度が向上するに従い、入出力端子数が増加している。従って、多くの入出力端子数を有する半導体パッケージが必要になった。一般に、入出力端子はパッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するタイプがある。前者は、QFP(Quad Flat Package)が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、0.5mmピッチ以下の領域では、配線板との接続に高度な技術が必要になる。後者のアレイタイプは比較的大きなピッチで端子配列が可能なため、多ピン化に適している。

従来、アレイタイプは接続ピンを有するPGA(Pin Grid Array)が一般的であるが、配線板との接続は挿入型となり、表面実装には適していない。このため、表面実装可能なBGA(Ball Grid Array)と称するパッケージが開発されている。BGAの分類としては、(1)セラミックタイプ、(2)プリント配線板タイプ及び(3)TAB(tape automated bonding)を使ったテープタイプなどがある。このうち、セラミックタイプについては、従来のPGAに比べるとマザーボードとパッケージ間の距離が短くなるために、マザーボードとパッケージ間の無力差に起因するパッケージ反りが深刻な問題である。また、プリント配線板タイプについても、基板の反り、耐湿性、信頼性などに加えて基板厚さが厚いなどの問題があり、TAB技術

を適用したテープBGAが提案されている。

パッケージサイズの更なる小型化に対応するものとして、 半導体チップとほぼ同等サイズの、いわゆるチップサイズパッケージ (CSP; Chip Size Package) が提案されている。これは、半導体チップの周辺部でなく、実装領域内に外部配線 基板との接続部を有するパッケージである。

具体例としては、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップと金リード線により電気的接続を図った後、エポキシ樹脂などをポッティングして封止したもの (NIKKEI MATERIALS & TECHNOLOGY 94. 4, No. 140, p 18-19) や、仮基板上に半導体チップ及び外部配線基板との接続部に相当する位置に金属バンプを形成し、半導体チップをフェースダウンボンディング後、仮基板上でトランスファーモールドしたもの (Smallest Flip-Chip-Like Package CS P; The Second VLSI Packaging Workshop of Japan, p46-50, 1994) などである。

ンドリング性やフレームとしての剛直性に欠けるなどの問題がある。

以上のように小型化高集積度化に対応できる半導体パッケージとして、種々の提案がされているが、性能、特性、生産 性等全てにわたって満足するよう一層の改善が望まれている。

本発明は、小型化、高集積度化に対応できる半導体パッケージを、生産性良くかつ安定的に製造するを可能とする半導体パッケージの製造法及び半導体パッケージを提供するものである。

発明の開示

本願の第一の発明は、

- 1 A. 導電性仮支持体の片面に配線を形成する工程、
- 1 B. 配線が形成された導電性仮支持体に半導体素子を搭載し、半導体素子端子と配線を導通する工程、
- 1 C、半導体素子を樹脂封止する工程、
- 1 D. 導電性仮支持体を除去し配線を露出する工程、
- 1 E. 露出された配線の外部接続端子が形成される箇所以外に絶縁層を形成する工程、
- 1 F. 配線の絶縁層が形成されていない箇所に外部接続端子を形成する工程
- を含むことを特徴とする半導体パッケージの製造法である。 本顧の第二の発明は、
- 2 A. 導電性仮支持体の片面に配線を形成する工程、
- 2 B. 配線が形成された導電性仮支持体の配線が形成された 面に絶縁性支持体を形成する工程、
- 2 C. 導電性仮支持体を除去し配線を絶縁性支持体に転写する工程、
- 2 D. 配線の外部接続端子が形成される箇所の絶縁性支持体を除去し外部接続端子用透孔を設ける工程、

- 2 E. 配線が転写された絶縁性支持体に半導体素子を搭載し、 半導体素子端子と配線を導通する工程、
- 2 G、 半導体素子を樹脂封止する工程、
- 2H.外部接続端子用透孔に配線と導通する外部接続端子を 形成する工程

を含むことを特徴とする半導体パッケージの製造法である。

第二の発明に於いて、2A~2Hの順に進めるのが好まし いが、2Dの工程を2Bの前に行うようにしても良い。例え ば2Bの工程を外部接続端子用透孔を予め設けた絶縁フィル ム絶縁性支持体を配線が形成された導電性仮支持体の配線が 形成された面に貼り合わすことにより行っても良い。

本願の第三の発明は、

- 3 A. 導電性仮支持体の片面に配線を形成する工程、
- 3B.配線が形成された導電性仮支持体に半導体素子を搭載 し、半導体素子端子と配線を導通する工程、
- 3 C. 半導体素子を樹脂封止する工程、
- 3 D. 配線の外部接続端子が形成される箇所以外の導電性仮 支持体を除去し導電性仮支持体よりなる外部接続端子を形成 する工程、
- 3 E. 外部接続端子の箇所以外に絶縁層を形成する工程、を 含むことを特徴とする半導体パッケージの製造法である。

本願の第四の発明は、

- 4A、導電性仮支持体の片面に配線を形成する工程、
- 4 B. 配線が形成された導電性仮支持体に半導体素子を搭載 し、半導体素子端子と配線を導通する工程、
- 4C、半導体素子を樹脂封止する工程、
- 4 D. 導電性仮支持体の半導体素子搭載面と反対側の配線の 外部接続端子が形成される箇所に、導電性仮支持体と除去条 件が異なる金属パターンを形成する工程、
- 4 E. 金属パターンが形成された箇所以外の導電性仮支持体 を除去する工程

を含むことを特徴とする半導体パッケージの製造法である。 金属パターンとしてははんだが好ましく、又ニッケル続い て金の層を積ねたものでも良い。

本顧の第五の発明は、

- 5 A. 絶縁性支持体の片面に複数組の配線を形成する工程、
- 5 B. 配線の外部接続端子となる箇所の絶縁性支持体を除去 し外部接続端子用透孔を設ける工程
- 5 C. 複数組の配線が形成された絶縁性支持体に半導体素子 を搭載し、半導体素子端子と配線を導通する工程、
- 5 D. 半導体素子を樹脂封止する工程、
- 5 E. 外部接続端子用透孔に配線と導通する外部接続端子を 形成する工程、
- 5 F. 個々の半導体パッケージに分離する工程
- を含むことを特徴とする半導体パッケージの製造法である。

第五の発明に於いて、製造工程は、5A~5Fの順に進めるのが好ましいが、5A、5Bを逆にしても良い。すなわち外部接続端子用透孔を設けた絶縁性支持体に、複数組の配線を形成するようにしても良い。

本願の第六の発明は、

- 6A。導電性仮支持体の片面に複数組の配線を形成する工程、
- 6 B. 導電性仮支持体に形成された複数組の配線を所定の単位個数になるように導電性仮支持体を切断分離し、配線が形成された分離導電性仮支持体をフレームに固着する工程、
- 6 C. 配線が形成された導電性仮支持体に半導体素子を搭載し、半導体素子端子と配線を導通する工程、
- 6 D. 半導体素子を樹脂封止する工程、
- 6 E. 導電性仮支持体を除去し配線を露出する工程、
- 6 F. 露出された配線の外部接続端子が形成される箇所以外に絶縁層を形成する工程、
- 6 G. 配線の絶縁層が形成されていない箇所に外部接続端子

を形成する工程

- 6 H. 個々の半導体パッケージに分離する工程
- を含むことを特徴とする半導体パッケージの製造法である。
- 6 Bの所定の単位個数は1個が好ましいが、生産性を上げるため複数個であっても良い。

本願の第七の発明は、

- 7 A. 絶縁性支持体の片面に複数組の配線を形成する工程、
- 7 B. 配線の外部接続端子となる箇所の絶縁性支持体を除去 し外部接続端子用透孔を設ける工程
- 7 C. 絶縁性支持体に形成された複数組の配線を所定の単位個数になるように絶縁性支持体を切断分離し、配線が形成された分離絶縁性支持体をフレームに固着する工程、
- 7 D. 配線が形成された絶縁性支持体に半導体素子を搭載し、 半導体素子端子と配線を導通する工程、
- 7 E. 半導体素子を樹脂封止する工程、
- 7 F. 外部接続端子用透孔に配線と導通する外部接続端子を 形成する工程、
- 7 G. 個々の半導体パッケージに分離する工程
- を含むことを特徴とする半導体パッケージの製造法である。

製造工程は、7A~7Gの順に進めるのが好ましいが、第五の発明と同様7A、7Bを逆にしても良い。

本願の第八の発明は、1層の配線においてその配線の片面が半導体素子と接続する第1の接続機能を持ち、その配線の反対側が外部の配線と接続する第2の接続機能をもつように構成された配線を備えた半導体パッケージの製造法であって、下記8A、8B、8C、8Dの工程を含むことを特徴とする半導体パッケージの製造法。

- 8 A. 耐熱性を有する金属箔付き絶縁基材の金属箔を複数組の配線パターンに加工する工程。
- 8 B. 後工程で第 2 の接続機能部となる位置に、絶縁基材側から配線パターンに達する凹部を設ける工程。

- 8 C. 配線パターン面及び配線パターンと隣接する絶縁基材面上の所望する位置に、所定の部分を開孔させたフレーム基材を貼り合わせる工程。
- 8 D. 半導体素子を搭載し半導体素子端子と配線を導通し半 導体素子を樹脂封止する工程。

第八の発明に於いて、工程は8A~8Dの順に進めるのが好ましいが、8Aと8Bを逆にしても良い。すなわち、絶縁基板に金属箔に達する凹を設けた後金属箔を配線パターンに加工するようにしても良い。

本願の第九の発明は、1層の配線においてその配線の片面が半導体素子と接続する第1の接続機能を持ち、その配線の反対側が外部の配線と接続する第2の接続機能をもつように構成された配線を備えた半導体パッケージの製造法であって、下記9A、9B、9C、9Dの工程を含むことを特徴とする半導体パッケージの製造法。

- 9 A. 耐熱性を有する金属箔付き絶縁基材の金属箔を複数組の配線パターンに加工する工程。
- 9 B. 後工程で第2の接続機能部となる位置に、絶縁基材側から配線パターンに達する凹部を設ける工程。
- 9 C. 配線パターン面及び配線パターンと隣接する絶縁基材面上の所望する位置に、所定の部分を開孔させた第 2 絶縁基材を貼り合わせ絶縁支持体を構成する工程。
- 9 D. 絶縁支持体に形成された複数組の配線を所定の単位個数になるように絶縁支持体を切断分離し、配線が形成された分離絶縁支持体をフレームに固着する工程。
- 9 E. 半導体素子を搭載し半導体素子端子と配線を導通し半導体素子樹脂封止する工程。

第九の発明に於いて、工程は9A~9Eの順に進めるのが 好ましいが、第八の発明と同様9Aと9Bを逆にしても良い。 本願の第十の発明は、

10 A. 支持体の片面に複数組の配線を形成する工程、

- 10B. 配線が形成された支持体に複数個の半導体素子を搭載し、半導体素子端子と配線とを導通させる工程、
- 10C. 導通された複数組の半導体素子と配線とを一括して 樹脂封止する工程、10D. 支持体の所望する部分を除去し て配線の所定部分を露出させ、露出した配線と電気的に接続 した外部接続端子を形成する工程、
 - 10 E. 個々の半導体パッケージに分離する工程
- を含むことを特徴とする半導体パッケージの製造法である。

支持体として金属箔を使用し樹脂封止後に支持体を除去することにより配線パターンを露出させるようにしても良い。

又、支持体が絶縁基材で、樹脂封止後に絶縁基材の所定部分を除去して配線パターンに達する非貫通凹部を形成するようにすることもできる。

本願の第十一の発明は、複数個の半導体素子実装基板部を備え、複数個の半導体素子実装基板部を連結するための連結部を備え、位置合わせマーク部を備えている半導体素子実装用フレームの製造法であって、

- (a) 導電性仮基板上に半導体素子実装部の配線を作製する工程、
 - (b) 樹脂基材上に配線を転写する工程、
 - (c) 導 電 性 仮 基 板 を エ ッ チ ン グ 除 去 す る 工 程 、

を含み、(c)の導電性仮基板の除去に際して、導電性仮基板に一部を残し連結部の一部を構成するようにすることを特徴とする半導体素子実装用フレームの製造法である。

本発明では、半導体素子はLSIチップ、ICチップ等通常の素子が使用できる。

半導体素子端子と配線とを同通する方法には、ワイヤボンディングだけでなく、バンプ、異方導電性フィルム等通常の手段を用いることができる。

本発明においては、半導体素子を樹脂封止した後、封止樹脂硬化物を加熱処理することにより、そり、変形のない半導

体パッケージを製造することができる。

加熱処理は、封止樹脂硬化物のガラス転移温度±20℃の温度が好ましい。この理由は、ガラス転移温度±20℃の範囲で樹脂硬化物は最も塑性的な性質が強く、残留歪みを解消し易いためである。加熱処理の温度が、ガラス転移温度-20℃未満では樹脂硬化物はガラス状態の弾性体となり緩和の効果が少なくなる傾向があり、ガラス転移温度+20℃を超えれば樹脂硬化物はゴム弾性体となり同様に歪みを解消する効果がすきなくなる傾向にある。

封止樹脂硬化物のガラス転移温度±20℃の温度で加熱処理をした後、5℃/分以下の降温速度で室温まで冷却することにより、半導体パッケージのそり、変形をより確実に防止することができる。

加熱処理及び/又は冷却の工程は、封止樹脂硬化物の上下面を剛性平板で、封止樹脂硬化物のそり、変形を押さえる力で押圧した状態で行うのが好ましい。

本発明の半導体パッケージにおいては、配線は1層の配線においてその配線の片面が半導体チップと接続する第1の接続機能を持ち、その配線の反対面が外部の配線と接続する第2の接続機能をもつように構成されている。

外部の配線と接続する外部接続端子は、例えばはんだバンプ、金バンプ等が好的に使用できる。

外部接続端子は、半導体素子端子が配線とワイヤボンディング等で導通される位置より内側に設けるようにするのが高密度化の上で好ましい(ファンインタイプ)。このように外部接続端子の位置は、半導体素子が搭載された下面に格子状に配置するのが高密度化の上で好ましい。

図面の簡単な説明

図1は、本発明の半導体パッケージの製造法の一例を説明す

る断面図である。

- 図2は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
- 図3は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
- 図4は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
- 図 5 は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
- 図6は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
- 図7は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
- 図8は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
- 図9は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
- 図10は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
- 図11は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
- 図12は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
- 図13は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
- 図14は、本発明の半導体パッケージの製造法の一例を説明する平面図である。
- 図15は、本発明の半導体パッケージの製造法の一例を説明する平面図である。
- 図16は、本発明の半導体パッケージの製造法の一例を説明する断面図である。

- 図17は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
- 図18は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
- 図19は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
- 図20は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
- 図21は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
- 図22は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
- 図23は、本発明の半導体パッケージの製造法の一例を説明する平面図である。
- 図24は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
- 図25は、本発明の半導体パッケージの製造法の一例を説明する断面図である。

-12-

発明を実施するための最良の形態

図1により、本発明の第一の実施例について説明する。

厚さ 0 . 0 3 5 mmの電解銅箔 1 の片面に厚さ 0 . 0 0 1 mmのニッケル層(図 1 では省略)をめっきする。次に、商光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、配線パターンを露光、現像し、めっきレジストを形成する。続いて、硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめっきを 0 . 0 0 3 mm、純度 9 9 . 9 %以上の金めっきをレジストを副離し、配厚さでめっきする。次に、めっきレジス、配線 2 を形成する(図 1 a)。このようにしての接着には、半導体用銀ペースト4を用いた。次にLSI 端子部と配線 2 とをワイヤボンド1 0 0 により接続する(図 1 c)。このようにして形成したものをトランスファモールド金型に装填し

、半導体封止用エポキシ樹脂 (日立化成工業 (株) 製、商品名: C L - 7 7 0 0

)を用いて封止5した(図1d)。その後、銅箔1のみをアルカリエッチャントで溶解除去し、ニッケルを露出させた。ニッケル層を銅の溶解性の少ないニッケル剥離液にて除去して、配線部を露出させた(図1e)。続いて、ソルダレジスト6を塗布し、接続用端子部を露出するようにパターンを形成した。この配線露出部に、はんだボール7を配置し溶融させた(図1f)。このはんだボール7を介して外部の配線と接続する。

図2により、本発明の第二の実施例について説明する。

図1の場合と同様の方法で、配線2を有する銅箔1を作成した(図2a)。LSIチップ3を搭載する。LSIチップ には、端子部に金バンプ8を形成し、この金バンプ8と配線 WO 95/26047 PCT/JP95/00492

2の端子部とを加熱加圧して接続する(図2b)。次に、LSIチップ下部に液状エポキシ樹脂を充填し硬化9ンスファールド金型に装填し、半導体封止用エポキシ樹脂のを用いて封止10 した(図2d)。その後、銅箔1のみをアルカリエッを飼出させた。ニッケル製土をは10 で溶解除去し、ニッケル製土させた。ニッケル剥離液にて除去して、配線をを露出するようにパターンを形成した。この出のだボール7を配置し溶融させた(図2f)。このはんだボール7を介して外部の配線と接続する。

図3により、本発明の第三の実施例について説明する。

厚さ0.035mmの電解銅箔1の片面に厚さ0.001 mmのニッケル層 (図3では省略)をめっきする。次に、感 光性ドライフィルムレジスト(日立化成工業(株)製、商品 名:フォテックHN340)をラミネートし、配線パターン を露光、現像しめっきレジストを形成する。続いて、硫酸銅 浴にて電解銅めっきを行い、第一の配線13を形成する。次 にめるきレジストを剥離し、第一の配線13の表面を酸化処 理、還元処理を行う。新たな銅箔と接着樹脂としてポリイミ ド系接着フィルム (日立化成工業 (株) 製、商品名: AS2 2 1 0) 1 2 を用いて配線 1 3 が内側となるように積層接着 する。(銅箔11に直径0.1mmの穴を通常のフォトエッ チング法により形成する。パネルめっき法により、穴内と銅 箔表面全体を銅めっきする。) 銅箔をフォトエッチング法 で第二の配線11を形成する。LSI搭載部の樹脂(ポリイ ミド系接着フィルム12)をエキシマレーザにより除去し端 子部を露出させる。該端子部に、ニッケルめっきを0.00 3 m m 、純度99.9%以上の金めっきを0.0003 m m 以上の厚さでめっきする(図3a)。このようにして、2層

配線を形成した銅箔1にLSIチップを搭載する。LSIチップを搭載する。LSIチップを搭載する。CSIチップを搭載する。OSIチップを搭載する。OSIチップを搭載する。OSIボール7を開籍した。OSIボール7を配置した。OSIボール7を配置した。OSIボール7を配置した。OSIボール7を配置した。このはんだボール7を介して外部の配線と接続する。

図4により、本発明の第四の実施例について説明する。

厚さ0.1mmのSUS (ステンレス鋼) 板14に、感光 性ドライフィルムレジスト(日立化成工業(株)製、商品名: フォテックHN340)をラミネートし、配線パターンを露 光、現像し、めっきレジストを形成する。続いて、硫酸銅浴 にて電解銅めっきを行う。さらに、ニッケルめっきを0.0 03mm、純度99.9%以上の金めっきを0.0003m m以上の厚さでめっきする。次に、めっきレジストを剥離し、 配線2を形成する(図4a)。このようにして配線2を形成 したSUS板14に半導体チップ103を搭載する(図4b) 。半導体チップの接着には半導体用銀ベースト4を用いた。 次に半導体端子部と配線2とをワイヤボンド100により接 続する(図4c)。このようにして形成したものをトランス ファモールド金型に装填し、半導体封止用エポキシ樹脂(日 立化成工業(株)製、商品名:CL-7700)を用いて封 止5した(図4d)。その後、SUS板14を機械的に剝離 除去し、配線部を露出させた(図4e)。続いてソルダレジ スト6を塗布し、接続用端子部を露出するようにパターンを

形成した。この配線露出部にはんだボール7を配置し溶融させた(図4f)。このはんだボール7を介して外部の配線と接続する。

図5により、本発明の第五の実施例について説明する。

厚さ0.035mmの電解銅箔1に、感光性ドライフィル ムレジスト(日立化成工業(株)製、商品名:フォテックH N340)をラミネートし、配線パターンを露光、現像し、 めっきレジストを形成する。続いてニッケルのパターンめっ き15を行った後、硫酸銅浴にて電解銅めっきを行う。さら に、ニッケルめっきを 0.003 mm、純度 99.9%以上 の金めっきを 0.0003 mm以上の厚さでめっきする。次 に、めっきレジストを剥離し、配線2を形成する(図5a)。 このようにして配線2を形成した銅箔1に半導体チップ10 3を搭載する(図5b)。半導体チップの接着には、半導体 用 銀 ベースト 4 を 用 い た 。 次 に 半 導 体 端 子 部 と 配 線 2 と を ワ イヤボンド100により接続する(図5c)。このようにし て形成したものをトランスファモールド金型に装填し、半導 体封止用エポキシ樹脂(日立化成工業(株)製、商品名:C L-7700) を用いて封止5した(図5d)。その後、銅 箔1をアルカリエッチャンで溶解除去し、ニッケルの配線部 を露出させた(図5 e)。続いてソルダレジスト6を塗布し、 接続用端子部を露出するようにパターンを形成した。この配 線露出部にはんだボール7を配置し溶融させた(図5f)。 このはんだボール7を介して外部の配線と接続する。

図6により、本発明の第六の実施例について説明する。

厚さ 0. 0 3 5 m m の電解網箱 1 に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN 3 4 0)をラミネートし、配線パターンを露光、現像し、めっきレジストを形成する。続いて純度 9 9. 9 %以上の金めっきを 0. 0 0 3 m m 以上の厚さでめっきする。さらに、硫酸銅浴にて電解銅め

っきを行い、めっきレジストを剝離し、配線2を形成する (図 6 a)。このようにして配線 2 を形成した銅箔 1 の配線 面にポリイミドフィルム16を接着し、レーザを用いて配線 2の接続用端子部を露出させ(図 6 b)、銅箔1をエッチン グで除去する(図6c)。また、ポリイミドの代わりに、感 光性フィルムを用いることで、レーザを使用しないで接続用 端子部を露出させることができる。続いて、ポリイミドフィ ルム16の配線パターン面にLSIチップ3を搭載する。L SIチップの接着には半導体用銀ペースト4を用いた。次に 半 導 体 端 子 部 と 配 線 2 と を ワ イ ヤ ボ ン ド 1 0 0 に よ り 接 続 す る(図6d)。このようにして形成したものをトランスファ モールド金型に装填し、半導体封止用エポキシ樹脂(日立化 成工業 (株) 製、商品名: CL-7700) を用いて封止5 する (図 6 e)。その後、接続用端子部にはんだボール7を 配置し溶融させる(図6f)。このはんだボール7を介して 外部の配線と接続する。

商品名:CL-7700)を用いて封止5する(図7c)。 その後、銅箔1のみをアルカリエッチャントで溶解除去し、ニッケルを露出させる。ニッケル層を銅の溶解性の少ないニッケル剥離液にて除去して配線部を露出させる(図7d)。 続いて、接続用端子部を開口させたポリイミドフィルム16 を接着し(図7e)、この配線露出部にはんだボール7を配置し溶融させる(図7f)。このはんだボール7を介して外部の配線と接続する。

図8により、本発明の第八の実施例について説明する。

厚さ0.035mmの電解銅箔1に、感光性ドライフィル ムレジスト(日立化成工業(株)製、商品名:フォテックH N340)をラミネートし、配線パターンを露光、現像し、 めっきレジストを形成する。続いて純度99.9%以上の金 めっきを 0. 0 0 0 3 mm、ニッケルめっきを 0. 0 0 3 m m以上の厚さでめっきする。さらに、硫酸銅浴にて電解銅め っきを行い、めっきレジストを剥離し配線2を形成する(図 8 a)。このようにして配線2を形成した銅箔1の配線面に 液状封止樹脂17をスクリーン印刷により釜布し、配線2の 接続用端子部を露出させるようにして絶縁層を形成する(図 8 b)。液状封止樹脂を硬化させた後、銅箔1をエッチング で除去する(図8c)。続いて、硬化させた液状封止樹脂3 の配線パターン面にLSIチップ3を搭載する。LSIチッ プの接着には半導体用銀ペースト4を用いた。次に半導体端 子部と配線2とをワイヤボンド100により接続する(図8 d)。このようにして形成したものをトランスファモールド 金型に装填し、半導体封止用エポキシ樹脂(日立化成工業 (株) 製、商品名: CL-7700) を用いて封止5する (図8 e)。その後、配線2の接続用端子部にはんだボール 7 を配置し溶融させる(図8 f)。このはんだボール7を介 して外部の配線と接続する。

図9により、本発明の第九の実施例について説明する。

厚さ0.035mmの電解銅箔1の片面に厚さ0.001 mmのニッケル層 (図9では省略)をめっきする。次に、感 光性ドライフィルムレジスト(日立化成工業(株)製、商品 名:フォテックHN340)をラミネートし、配線パターン を露光、現像し、めっきレジストを形成する。続いて硫酸銅 浴にて電解銅めっきを行う。さらに、ニッケルめっきを0. 003mm、純度99.9%以上の金めっきを0.0003 mm以上の厚さでめっきする。次にめっきレジストを剥離し、 配線2を形成する(図9a)。このようにして配線2を形成 した銅箔1にLSIチップ3を搭載する。LSIチップ3の 接着には半導体用銀ペースト4を用いた。次に、半導体端子 部と配線2とをワイヤボンド100により接続する(図9b) 。このようにして形成したものをトランスファモールド金型 に装填し半導体封止用エポキシ樹脂(日立化成工業(株)製、 商品名:C L - 7 7 0 0) を用いて封止5 する (図 9 c)。 その後、銅箔1のみをアルカリエッチャントで溶解除去し、 ニッケルを露出させる。ニッケル層を銅の溶解性の少ないニ ッケル剥離液にて除去して配線部を露出させる(図9d)。 続いて、液状封止樹脂17をスクリーン印刷により塗布し、 配線 2 の接続用端子部を露出させるようにして、液状封止樹 脂17の絶縁層を形成する(図9e)。この配線2の接続用 端子部にはんだボール7を配置し溶融させる(図9f)。こ のはんだボール7を介して外部の配線と接続する。

図10により、本発明の第十の実施例について説明する。厚さ0.035mmの電解銅箔1の片面に厚さ0.001mmのニッケル層(図10では省略)をめっきする。次に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、配線パターン及び位置合わせマークのめっきレジストを露光、現像により形成する。続いて、硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめっきを0.003mm、純度99.9%以

上の金めっきを0.0003mm以上の厚さでめっきする。 次に、めっきレジストを剥離し、配線2及び位置合わせマー ク18を形成した後(図10a)、位置合わせマーク18の 部分だけをSUS板で挟みプレスすることで銅箔1の裏面に 位置合わせマークを浮かび上がらせる(図10b)。このよ うにして配線2及び位置合わせマーク18を形成した銅箔1 にLSIチップ3を搭載する(図10c)。LSIチップ3 の接着には半導体用銀ペースト4を用いた。次に、半導体端 子部と配線2とをワイヤボンド100により接続する(図1 0 d)。このようにして形成したものをトランスファモール ド金型に装填し、半導体封止用エポキシ樹脂(日立化成工業 (株) 製、商品名: C L - 7 7 0 0) を用いて封止5 した (図10e)。 銅箔 裏 側 に 再 び 感 光 性 ド ラ イ フ ィ ル ム を ラ ミ ネートし、位置合わせマーク18を利用してエッチングパタ ーン形成する。その後、銅箔1及びニッケル層をエッチング して、銅箔1によるバンプ7の形成及び配線部の露出を行う (図10f)。続いて、ソルダレジスト8を塗布し、バンプ 7が露出するように絶縁層を形成した(図10g)。このバ ンプフを介して外部の配線と接続する。

図11により、本発明の第十一の実施例について説明する。 厚さ0.035mmの電解網箔1に、感光性ドライフルルムレジスト(日立化成工業(株)製、商品名:フォテ露光、現像し、めっきレジストを形成する。続いて、純度99.03mm、ニッケルめつきを0.003mm、ニッケルめの記線である。さらに、硫酸銅浴2を形成する(図11a)。このようにして、複数組の配線2を形成する(図11a)。この接続端子部を露出させ(図11b)、銅箔1をエッチングで除去する(図11c)。以上のように、 1 枚のポリイミドフィルム上に複数組の配線 2 を形成した後、LSIチップ3を搭載する。LSIチップの接着には、半導体用ダイボンディングテープ4′を用いた。次に半導体単二のようにして形成したものをトランスファモールド 金型に装填し、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて各々封止5元の(図11e)。その後、配線 2 の接続端子部にはんだボール7を配置し溶融させる(図11f)。このはんだボール7を配置し溶融させる(図11f)。このはんだボール7で連結されたパッケージを、金型で打ち抜く(図11g)。

図12により、本発明の第十二の実施例について説明する。 厚さ0.07mmの接着剤付きポリイミドフィルム20を、 金型で打ち抜き接続端子部となる部分を開口させる(図12 a)。次に、厚さ0.035mmの銅箔21を接着後(図1 2 b)、感光性ドライフィルムレジスト(日立化成工業(株) 製、 商 品 名 : フ ォ テ ッ ク H N 3 4 0) を ラ ミ ネ ー ト し 、 複 数 組の配線パターンを露光、現像し、エッチングレジストを形 成する。続いて銅箔をエッチングし、レジストを剥離し、複 数組の配線2を形成する(図12c)。以上のように、1枚 のポリイミドフィルム上に複数組の配線パターンを形成した 後、LSIチップ3を搭載する。LSIチップ3の接着には、 半導体用ダイボンディングテープ4'を用いた。次に半導体 端子部と配線2とをワイヤボンド100により接続する(図 12d)。このようにして形成したものをトランスファモー ルド金型に装填し、半導体封止用エポキシ樹脂(日立化成工 業 (株) 製、商品名: C L - 7 7 0 0) を用いて各々封止 5 する(図12e)。その後、配線の接続端子部にはんだボー ル7を配置し溶融させる(図12f)。このはんだボール7 を介して外部の配線と接続する。最後にポリイミドフィルム で連結されたパッケージを、金型で打ち抜く(図12g)。

図13~15により、本発明の第十三の実施例について説明する。

厚さ0.035mmの電解銅箔1の片面に厚さ0.001 mmのニッケル層(図13では省略)をめっきする。感光性 ドライフィルムレジスト(日立化成工業(株)製、商品名: フォテックHN340)をラミネートし、複数組の配線パタ ーンのめっきレジストを露光、現像により形成する。続いて、 硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめっき を 0. 0 0 3 m m 、純度 9 9. 9 %以上の金めっきを 0. 0 003mm以上の厚さでめっきし、めっきレジストを剥離し、 配線2を形成した(図13a)。次に、配線2を形成した銅 箔1を単位個数に分けた後、ポリイミド接着フィルムを介し て別に用意したステンレス製フレーム22(厚さ;0.13 5 mm)にはりつけた(図13b)。フレームとしては、り ん青銅等の銅合金、銅箔、ニッケル箔、ニッケル合金箔等が 使用できる。接着の方法としては他に金属間の共晶を利用し た接合、超音波を利用した接合等を用いることも可能である。 また、図14に示したように銅箔1上の配線をあらかじめ検 査し、配線良品23だけを撰択し、フレーム22にはりつけっ ると良い。図14において、1は電解銅箔、22はフレーム、 24は配線不良品、25は位置合わせ用穴である。また、こ の実施例では、切り分けた銅箔上には配線1個となるように したが、切り分けた銅箔上に複数組の配線があるようにして も良い。フレーム22と配線付き銅箔との張り合わせの位置 関係として、例えば図15(a)、(b)に示したものなど 種々可能である。図15はフレーム22の平面図であり、2 6はフレーム開口部、27は配線付き銅箔の搭載位置、28 は箔固定用接着剤である。次に、LSIチップ3を搭載し、 半導体端子部と配線2とをワイヤボンド100により接続す る(図13c)。LSIチップの搭載には半導体用ダイボン ディングテープ 4′ を用いた。ここで、ボンディングテープ

4' の代わりにダイボンド用銀ペースト等を用いてもよい。 また、半導体チップの実装には、通常のワイヤーボンディン グ接続を用いたが、フィリップチップ等、他の方法を用いて もよい。このようにして形成したものをトランスファモール ド金型に装填し、半導体封止用エポキシ樹脂(日立化成工業 (株) 製、商品名: C L - 7 7 0 0) を用いて封止5 した (図13d)。その後、銅箔1のみをアルカリエッチャント で溶解除去し、ニッケルを露出させた。ニッケル層を銅の溶 解性の少ないニッケル剥離液にて除去して、配線部を露出さ せた。続いて、ソルダレジスト6を塗布し、接続用端子部を 露出するようにパターンを形成した。この配線露出部に、は んだボール7を配置し溶融させた(図13e)。この後で、 切 断 機 を 用 い て 切 断 し 、 フ レ ー ム 2 2 の 不 要 な 切 片 1 0 1 を 除いて、個々の半導体パッケージに分割した(図13f)。 このはんだボール7を介して外部の配線と接続する。この例 で は 、 板 取 り を 上 げ て 効 率 よ く 半 導 体 パ ッ ケ ー ジ を 製 造 す る ことができる。

リイミドの代わりに封止樹脂等他の材料を使用しても良い。

以上のように、1枚のポリイミドフィルム上に複数組の配線パターンを形成した後、配線付きフィルムを単位個数に分けた、ポリイミド接着接着剤28を介して別に用意したステンレス製フレーム22(厚さ;0.135mm)にはりつけた(図16b)。次に、LSIチップ3を搭載し、半導体が子部と配線2とをワイヤボンド100により接続する(図16c)。LSIチップの搭載には半導体用ダイボンディングテープ4′を用いた。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名

: CL-7700)を用いて封止5した(図16d)。続いて最初に設けた接続端子部となるべき開口部にはんだボール7を配置し溶融させる(図16e)。このはんだボール7を介して外部の配線と接続する。最後にフレームで連結されたパッケージを金型で打ち抜き、個々のパッケージに分割した(図16f)。

図17により本発明の第十五の実施例について説明する。

金属箔31上に絶縁基材32を直接形成した2層フレキシブル基材(図17a)の金属箔上に所定のレジスト像を別離する複数組の配線、公知のエッチング法ト像を剥離する(図17b)などを別離する(図17b)などを別離するは銅合金属箔の性がある。との音をといる。との音を形成後、紀代の一旦でいる。との音を形成後、紀代の一旦である。との音を形成後、紀代の一旦である。との音を形成後、紀代の一旦である。との音を形成後、紀代の一旦である。との音を形成後、紀代の一旦である。との調響層を必ずできる。この場響層を必ずを表現ができる。するの。するのでは銅響層を配線が変出する。するの発明においては銅響層を配線が変出させた後銅薄層を配線が正しては銅響層全てを露出させた後銅薄層を配線がある。するの発

も良いし、キャリヤ箔(銅箔/ニッケル薄層)をリードフレーム構造体の一部として利用しても良い。

一方、絶縁基材としては、プロセス耐熱性などの観点からポリイミド材が一般的である。この場合、ポリイミドと銅箔の熱膨張係数が異なるとはんだリフロー工程において基材の反りが顕著になるため、ポリイミドとしては【化1】の繰り返し単位を有するポリイミドを70モル%以上含んだポリイミドを適用することが好ましい。

【化1】

次に、後工程で外部基板との接続部となる位置に銅箔に達する凹部34を設ける(図17c)。凹部の加工方法は特に限定するものではなく、エキシマレーザや炭酸ガスレーザ及びYAGレーザなどレーザ加工の他、ウエットエッチング法などが適用可能である。

次に、所定の部分(開孔部35)をパンチング加工等で打ち抜いた接着材36付きフレーム基材37を配線パターン面に接着させる(図17d)。この場合、フレーム基材に限定するものではなく、ポリイミドフィルムの調査が25μmで、かつ、接着するフレーの基材のポリイミドフィルムの場合、フレーム全体として50~70μm程度が必要になる。なお、フレーム基材層を形成する領域についても特に限定するものではなく、半導体チップを搭載するにフレーム基材層を設けることも可能である。具体的には、

チップ実装がワイヤボンディング方式の場合には、最小限ワ イ ヤ ボ ン ド 用 端 子 部 3 8 が 露 出 し て い れ ば 他 の 領 域 全 て に フ レーム基材層を設けても良い。次に、半導体チップ39を搭 載し、金ワイヤ40で半導体チップと配線パターン間を電気 的に接続させる(図17e)。一方、半導体チップ実装方式 としてフェースダウン方式を採用する場合には、配線パター ンの所定位置(半導体チップの外部接続用電極位置に対応) に金属パンプ等を設け、金属バンプを介して半導体チップと 波線パターンとを電気的に接続させても良い。次に、トラン スファーモールド用の金型にセットし、樹脂封止材41で封 止する(図17f)。この場合、樹脂封止材は特に限定する ものではなく、例えば、直径10~20μm程度のシリカを5~8 OwtXの範囲で含有したエポキシ系樹脂などが適用できる。次 に、外部基板との接続部42を形成する。接続部42の形成 方法としては、図17cの工程後にあらかじめ電解めっき法 によりポリイミドフィルム厚さ以上のバンプを形成しておく 方法や樹脂封止後にはんだ印刷法によりはんだバンプを形成 する方法などが適用可能である。最後に、フレームからパッ ケージ部を切断して所望するパッケージが得られる(図17 g) 。

図17の第十五の実施例を更に具体的に説明する。

具体例1

厚さ12μmの電解銅箔を片面に有する2層フレキシブル基 材 (日立化成工業 (株) 製、商品名: MCF 5000I) の銅箔面 上にドライフィルムレジスト(日立化成工業(株)製、商品 名:フォテックHK815)をラミネートし、露光、現像により 所望するレジストパターンを得た。次に、塩化第二鉄溶液で 銅箔をエッチング加工後、レジストパターンを水酸化カリウ ム溶液で剥離することにより所定の配線パターンを得た。次 に、エキシマレーザ加工機(住友重機械工業(株)製、装置 名: INDEX200) を用いて絶縁基材側から配線パターン裏面に 達する凹部(直径300 µ m)を所定の位置に所定の数だけ形 成した。エキシマレーザ加工条件は、エネルギー密度250mJ/ cm²、縮小率3.0、発振周波数200Hz、照射パルス数300パルス である。次に50μm厚さのポリイミドフィルム(宇部興産製、 商品名: UPILEX S) の片面に厚さ10μmのポリイミド系接着 材 (日立化成工業 (株) 製、商品名:AS 2250) を有する接 着シートを作製し、後工程でのワイヤボンド端子部に相当す る領域を含む所定領域をパンチ加工により除去し、接着材を 介してポリイミドフィルムと配線パターン付き2層フレキ基 材とを加熱圧着させた。圧着条件は、圧力20kgf/cm2、温度1 80℃、加熱加圧時間60分である。次に、無電解ニッケル、金 めっき法によりワイヤボンド用端子部にニッケル/金めっき を施した。めっき厚さは、それぞれ、3μm、0.3μmである。 次に、半導体チップ搭載用ダイボンド材(日立化成工業(株) 製、商品名:HM-1)を用いて半導体チップを搭載した。搭載 条件は、プレス圧力5kgf/cm²、接着温度380℃及び圧着時間5 秒である。次に、ワイヤボンディングにより半導体チップの 外部電極部と配線パターンを電気的に接続した。その後、リ ードフレーム状に金型加工し、トランスファーモールド用金 型にセットし、半導体封止用エポキシ樹脂(日立化成工業 (株) 製、CL-7700) を用いて185℃、90秒で封止した。 続い

て、前述の凹部に所定量のはんだを印刷塗布し、赤外線リフロー炉によりはんだを溶融させて外部接続用バンプを形成した。最後に、パッケージ部を金型で打ち抜き、所望するパッケージを得た。

図18により本発明の第十六の実施例について説明する。 金属箔31上に絶縁基材32を直接形成した2層フレキシ ブル基材(図18a)の金属箔上に所定のレジスト像を形成 し、公知のエッチング法により所望する複数組の配線パター ン3を形成し、レジスト像を剥離する(図18b)。金属箔 としては、電解銅箔や圧延銅箔あるいは銅合金箔などの単一 箔の他、後工程で除去可能なキャリヤ箔上に銅薄層を有する 複合金属箔なども適用可能である。具体的には、厚さ18 μ m の電解銅箔の片面に厚さ0.2μm程度のニッケル-リンめっき 層を形成後、続けて厚さ5μm程度の銅薄層をめっきしたも のなどが適用できる。この場合、銅薄層上にポリイミド層を 形成した後、銅箔及びニッケル-リン層をエッチング除去す ることにより、銅薄層が露出する。すなわち、本願の発明に おいては銅薄層全てを露出させた後銅薄層を配線加工しても 良いし、キャリヤ箔(銅箔/ニッケル薄層)をリードフレー ム構造体の一部として利用しても良い。一方、絶縁基材とし ては、プロセス耐熱性などの観点からポリイミド材が一般的 である。この場合、ポリイミドと銅箔の熱膨張係数が異なる とはんだリフロー工程において基材の反りが顕著になるため、 ポリイミドとしては【化1】の繰り返し単位を有するポリイ ミドを70モル%以上含んだポリイミドを適用することが好ま しい。

次に、後工程で外部基板との接続部となる位置に銅箔に達する凹部34を設ける(図18c)。凹部の加工方法は特に限定するものではなく、エキシマレーザや炭酸ガスレーザ及びYAGレーザなどレーザ加工の他、ウエットエッチング法などが適用可能である。

次に、第2絶縁基体として所定の部分(開孔部5)をパン チング加工等で打ち抜いた接着材 3 6 付きフレーム基材 3 7 を配線パターン面に接着させる(図18d)。ここで、仮に 2 層フレキシブル基材のポリイミド層厚さが25μmであれば、 後工程でフレームに固着することを考慮すれば接着するポリ イミドフィルムの厚さとして50~70μm程度が必要になる。 なお、ポリイミドを接着する領域についても特に限定するも のではなく、半導体チップを搭載する部分に設けることによ り、CSPのように半導体チップ下部に外部接続端子を形成 することも可能である。具体的には、チップ実装がワイヤボ ンディング方式の場合には、最小限ワイヤボンド用端子部3 8が露出していれば他の領域全てにポリイミドフィルムを接 着しても良い。このようにして得られた絶縁基板を、個々の 配線パターンに分離し(図18e)別に用意した例えばSU Sなどのフレーム43に固着する(図18f)。次に、半導 体チップ39を搭載し、金ワイヤ40で半導体チップと配線 パターン間を電気的に接続させる(図18g)。一方、半導 体チップ実装方式としてフェースダウン方式を採用する場合 には、配線パターンの所定位置(半導体チップの外部接続用 電極位置に対応)に金属パンプ等を設け、金属バンプを介し て半導体チップと波線パターンとを電気的に接続させても良 い。次に、トランスファーモールド用の金型にセットし、樹 脂封止材41で封止する(図18h)。この場合、樹脂封止 材は特に限定するものではなく、例えば、直径10~20μm程 度のシリカを5~80wt%の範囲で含有したエポキシ系 樹脂など が適用できる。次に、外部基板との接続部12を形成する。 接続部12の形成方法としては、図18cの工程後にあらか じめ電解めっき法によりポリイミドフィルム厚さ以上のバン プを形成しておく方法や樹脂封止後にはんだ印刷法によりは んだバンプを形成する方法などが適用可能である。最後に、 フレームからパッケージ部を切断して所望するパッケージが

得られる(図18i)。

図18の第十六の実施例を更に具体的に説明する。

具体例2

厚さ12μmの電解銅箔を片面に有する2層フレキシブル基 材 (日立化成工業 (株) 製、商品名: MCF 5000I) の銅箔面 上にドライフィルムレジスト(日立化成工業(株)製、商品 名:フォテックHK815) をラミネートし、露光、現像により 所望するレジストパターンを得た。次に、塩化第二鉄溶液で 銅箔をエッチング加工後、レジストパターンを水酸化カリウ ム溶液で剥離することにより所定の配線パターンを得た。次 に、エキシマレーザ加工機(住友重機械工業(株)製、装置 名: INDEX 200) を用いて絶縁基材側から配線パターン裏面に 達する凹部 (直径300μm) を所定の位置に所定の数だけ形 成した。エキシマレーザ加工条件は、エネルギー密度250mJ/ cm²、縮小率3.0、発振周波数200Hz、照射パルス数300パルス である。次に50μm厚さのポリイミドフィルム (宇部興産製、 商品名: UPILEX S) の片面に厚さ10μmのポリイミド系接着 材 (日立化成工業 (株) 製、商品名:AS 2250) を有する接 着シートを作製し、後工程でのワイヤボンド端子部に相当す る領域を含む所定領域をパンチ加工により除去し、接着材を 介してポリイミドフィルムと配線パターン付き2層フレキ基 材とを加熱圧着させた。圧着条件は、圧力20kgf/cm2、温度1 80℃、加熱加圧時間60分である。次に、無電解ニッケル、金 めっき法によりワイヤボンド用端子部にニッケル/金めっき を施した。めっき厚さは、それぞれ、3μm、0.3μmである。 このようにして得られた基板を、個々の配線パターンに分離 し、別に用意したSUSフレームに固着した。次に、半導体 チップ搭載用ダイボンド材 (日立化成工業 (株) 製、商品名: HM-1) を用いて半導体チップを搭載した。搭載条件は、プレ ス圧力5kgf/cm2、接着温度380℃及び圧着時間5秒である。次 に、ワイヤボンディングにより半導体チップの外部電極部と

配線パターンを電気的に接続した。その後、リードフレーム 状に金型加工し、トランスファーモールド用金型にセットし、 半導体封止用エポキシ樹脂(日立化成工業(株)製、CL-770 0)を用いて185℃、90秒で封止した。続いて、前述の凹部に 所定量のはんだを印刷塗布し、赤外線リフロー炉によりはん だを溶融させて外部接続用バンプを形成した。最後に、パッ ケージ部を金型で打ち抜き、所望するパッケージを得た。

図 1 9 、 2 0 、 2 1 により本発明の第十七の実施例について説明する。

支持体 5 1 上に複数組の所定の配線パターン 5 2 を形成する (図 1 9 a)。支持体としては、電解銅箔などの金属箔の他にポリイミドフィルムなどの絶縁基材を適用できる。絶縁基材を適用する場合には 2 通りの方法がある。第 1 のの方法がある。第 1 のの方法がある。第 1 のの方法は、絶縁基材の所定部分に配線パターンに達する非貫通凹部を形成し、配線パターンの露出部に外部接続端子を形成する方法である。非貫通凹部はエキシマレーザや炭酸ガスレーザなどを適用して形成できる。第 2 の方法は、接着材付き絶縁基材にドリル加工したものを予め形成しておき、電解銅箔などに積層させた後、銅箔をエッチング加工する方法である。

次に、ダイボンド材53で半導体素子54を搭載後、半導

体 素 子 端 子 と 配 線 パ タ ー ン と を 電 気 的 に 接 続 し (図 1 9 b)、 トランスファーモールド法により複数組の半導体素子と配線 パターンとを一括して樹脂封止材56で封止する(図19c) 。 樹 脂 封 止 材 は 特 に 限 定 す る も の で は な く 、 例 え ば 、 直 径 1 0 ~20 μ m 程度のシリカを5~80wt%の範囲で含有したエポキシ 樹脂のが適用できる。なお、本発明は半導体素子の実装方式 がフェースアップ方式の場合に限定されるものではなく、例 えば、フェースダウン方式の場合にも適用可能である。具体 的には、配線パターン52上の所定位置にフェースダウンボ ンド用のバンプをめっき法などにより形成した後、半導体素 子の外部接続部とバンプとを電気的に接続させれば良い。 更に、図20や図21に示したように後工程でパッケージを :分割しやすいようにしておくことは有効である。このうち、 図 2 0 は 複 数 個 あ る 各 パ ッ ケ ー ジ 部 分 の 境 界 部 分 に 溝 5 9 を 形成するものである。溝の幅や深さ等は、トランスファーモ ールド用金型の加工寸法により制御可能である。また、図2 1は、あらかじめ各パッケージ部に対応した部分をくり抜い た格子状中間板60を使用してトランスファーモールドを行 なうものである。次に、支持体が金属箔の場合、化学エッチ ング法などにより支持体を除去し、所定の位置に外部接続用 端子、57を形成する(図19d)。支持体として絶縁基材を 適用する場合には、前述したようにレーザ等により所定部分 の絶縁基材のみを選択的に除去すれば良い。最後に、一括封 止した基板を単位部分58に切断分離する。なお、配線パタ ーン露出面に配線パターンを保護する目的でソルダーレジス ト層を形成しても良い。

第十七の実施例を具体的に説明する。

具体例3

厚さ35μm、外形250mm角の電解銅箔のシャイニー面に、 感光性ドライフィルムレジスト(日立化成工業 (株) 製、商 品名:フォテックHN640)をラミネートし、露光、現像によ

り所望するレジストパターン (最少ライン/スペース=50 µm /50 μm)を形成した。次に、電気めっき法により、厚さ0.2 μ mのニッケル、 30μ mの餇、 5μ mのニッケル及び 1μ mの ソフト金で構成される同一の配線パターンを300個(4ブロッ ク/250mm角、75個/ブロック) 形成した。次に、液温35℃、 濃 度 3wt %の 水 酸 化 カ リ ウ ム 溶 液 を 用 い て レ ジス ト パ タ ー ン を 剥離し、85℃で15分間乾燥後、各ブロックに切断後、半導体 素子実装用ダイボンド材(日立化成工業(株)製、商品名: HM-1) を用いて半導体素子を接着した。接着条件は、プレス 圧力5kg/cm²、温度380℃及び圧着時間5秒である。次に、半 導体素子の外部端子と金めっき端子部(第2の接続部)をワ イヤボンドにより電気的に接続した後、トランスファーモー ルド金型にセットし、半導体封止用エポキシ樹脂(日立化成 工業 (株) 製、商品名:CL-7700) を用いて185℃、90秒で75 個(1ブロックに相当)の配線パターンを一括封止すること により、各配線パターンを封止材中に転写した。次に、アル カリエッチャント (メルテックス (株) 製、商品名: A プ ロセス)を用いて電解銅箔の所望する部分をエッチング除去 した。エッチング液の温度は40℃、スプレー圧力は1.2kgf/ cm²である。次に、印刷法により外部接続端子部にはんだパ ターンを形成し、赤外線リフロー炉によりはんだを溶融させ て外部接続用バンプを形成した。最後に、ダイヤモンドカッ ターにより、各パッケージ部に分離して所望するパッケージ を得た。

具体例4

厚さ 35μ m、外形250 m m 角の電解銅箔のシャイニー面に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN640)をラミネートし、露光、現像により所望するレジストパターン(最少ライン/スペース= 50μ m / 50μ m)を形成した。次に、電気めっき法により、厚さ 0.2μ m のニッケル、 30μ m の銅、 5μ m のニッケル及 0.2μ m のニッケル、 0.2μ m のニッケルのの

ソフト金で構成される同一の配線パターンを300個(4ブロッ ク/250mm角、75個/ブロック)形成した。次に、液温35℃、 濃度3wt%の水酸化カリウム溶液を用いてレジストパターンを 剥離し、85℃で15分間乾燥後、各ブロックに切断後、半導体 素子実装用ダイボンド材(日立化成工業(株)製、商品名: HM-1) を用いて半導体素子を接着した。接着条件は、プレス 圧力5kg/cm²、温度380℃及び圧着時間5秒である。次に、半 導体素子の外部端子と金めっき端子部(第2の接続部)をワ イヤボンドにより電気的に接続した。次に、パッケージ領域 に相当する部分(15mm角)をくり抜いた格子状ステンレス板 を中間板としてトランスファーモールド金型にセットし、半 導体封止用エポキシ樹脂(日立化成工業(株)製、商品名: CL-7700) を用いて185℃、90秒で75個(1ブロックに相当) の配線パターンを一括封止することにより、各配線パターン を封止材中に転写した。中間板の格子部分は、各パッケージ が中間板から分離しやすいように12°のテーパがついている。 次に、アルカリエッチャント(メルテックス(株)製、商品 名: A プロセス) を用いて電解銅箔の所望する部分をエッ チング除去した。各パッケージ部は、格子状中間板で保持さ れている。エッチング液の温度は40℃、スプレー圧力は1.2k gf/cm²である。最後に、印刷法により外部接続端子部には んだパターンを形成し、赤外線リフロー炉によりはんだを溶 融させて外部接続用バンプを形成し、中間板から各パッケー ジ部に分離して所望するパッケージを得た。

図22により本発明の第十八の実施例について説明する。 導電性の仮支持体61(図22a)上に複数組の所定のレジストパターン62(図22b)を形成する。次に、電気めっき法により仮支持体の露出部に配線パターン63を形成する。この場合、仮支持体は特に限定されるものではなく、例えば、通常の電解銅箔や電解銅箔上に銅箔と化学エッチング条件の異なる金属(ニッケル、金、はんだ等)の薄層を設け たものなどが適用できる。また、配線パターンとしては銅が 好ましいが、前述のように電解銅箔を仮支持体として適用す る場合には、銅箔とエッチング条件の異なる金属自体を配線 パターンとして適用したり、あるいは、銅箔エッチング時の バリヤ層となるパターン薄層をパターン銅めっき前に形成し たりする必要がある。仮支持体の厚さは、後工程でのハンド リング性や半導体素子実装時の寸法安定性などの点で支障が なければ特に限定されることはない。次に、仮支持体をカソ ードとして金ワイヤボンド用のめっき (通常は、ニッケル/ 金) 6 4 を 施 し た 後 、 レ ジスト パ タ ー ン を 除 去 す る (図 2 2 c)。 な お 、 本 発 明 は 半 導 体 素 子 の 実 装 方 式 が フ ェ ー ス ア ッ プ方式の場合に限定されるものではなく、例えば、フェース ダウン方式の場合にも適用可能である。具体的には、配線パ ターン63上の所定位置にフェースダウンボンド用のバンプ をめっき法などにより形成した後、半導体素子の外部接続部 とバンプとを電気的に接続させれば良い。

次に、半導体素子 6 5 をダイボンド材 6 6 などで接着し、半導体素子の外部接続端子と配線パターンとを電気的に接続する(図 2 2 d)。次に、トランスファーモールド用金型にセットし、樹脂封止材 6 8 で封止する(図 2 2 e)。この場合、樹脂封止材は特に限定するものではなく、例えば、直径10~20μm程度のシリカを5~80wt%の範囲で含有したエポキシ樹脂が適用できる。

次に、外部接続端子に相当する箇所に所定の金属パターン69を形成する(図22f)。この場合、適用する金属としては、導電性仮支持体をエッチング除去する条件下でエッチングされないものであれば良く、例えば、はんだ、金、ニッケル/金などが適用可能である。また、金属パターンの形成法としては、公知の電気めっき法やはんだ印刷法などが適用できる。更に、金属パターン69をはんだパターンを印刷法で形成する場合、リフローすることによりハンダバンプ70

を形成することができる。この場合、パターン69の厚さを 調節することにより、リフロー後のはんだバンプ70の高さ を制御することができる。次に、金属パターンをエッチング レジストとして仮支持体の所定部分を除去し、配線パターン を露出させる。

最後に、金型加工、あるいは、ダイシング加工など適用して各パッケージ71を分割する(図22g)。なお、露出した配線パターンがニッケルなどの耐腐食性金属で保護されていない場合には、外部接続端子部以外の領域を公知のソルダーレジストなどで被覆しても良い。また、はんだを金属パターンとして適用する場合、リフロー工程は特に限定するものではなく、各パッケージに分割する前でも後でも良いし、あるいは、外部配線基板上に各パッケージを実装する際に行なっても良い。

第十八の実施例を具体的に説明する。

具体例 5

厚さ70μmの電解鋼箔のシャイニー面に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN640)をラミネートし、露光、現像により所望するレジストパターン(最少ライン/スペース=50μm/50μm)を形成した。次に、電気めっき法により、厚さ0.2μmのニッケル、30μmの鋼、5μmのニッケル及び1μmのソフト金で構成される配線パターンを形成した。次に、液温35℃、濃度3kkt%の水酸化カリウム溶液を用いてレジストパターンを剥離し、85℃で15分間乾燥後、半導体素子実装用ダイボンド材(日立化成工業(株)製、商品名:HM-1)を用いて半導体素子を接着した。接着条件は、プレス圧力5kg/cm²、温度380℃及び圧着時間5秒である。次に、半導体素子の外部端子と金めっき端子部(第2の接続部)をワイヤボンドにより電気的に接続した後、トランスファーモールド金型にセットし、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-770

0)を用いて185℃、90秒で封止することにより、配線パターンを封止材中に転写した。次に、電解銅箔上に感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、露光、現像により所望するレジストパターンを形成後、電気めっき法により厚さ40μmのはんだパッド(直径0.3mmφ、配置ピッチ1.0mm)を形成した。次に、ドライフィルムレジストを剥離した後、アルカリエッチャント(メルテックス(株)製、商品名: A プロセス)を用いて電解銅箔の所望する部分をエッチング除の温度は40℃、スプレー圧力は1.2kgf/cm²である。最後に、赤外線リフロー炉によりはんだを溶融させて外部接続用バンプを形成した。

図23、24、25により本発明の第十九の実施例を説明する。

半導体実装用フレームの構成について図23を用いて説明する。89は半導体実装用基板であり絶縁基材と配線によって構成される。基板部と連結部90を介して、複数個連結されている。連結部90には、基準位置用ピン穴91が形成される。ピン穴91の代わりに画像認識で用いられる認識マーク等でも構わない。後工程では、これらの基準位置をもとに位置が決められる。特に半導体を樹脂でモールドする際はキャビティ内のピンをピン穴91にさして位置合わせを行うことなどが行われる。

更に図24及び25を用いて説明する。導電性仮基板である厚さ約0.070mmの電解銅箔81の片面に厚さ0.001mmのニッケル層(図24、25では省略)を電解めっきで形成した。次に感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、露光、現像により複数組の配線パターンのめっきレジストを形成する。この時の露光量は70mJ/cm²である。さらに、公知の硫酸銅浴にて電解銅めっきを行い、レジストを剥

離し、複数組の配線82を形成する(図24a、図25a)。 ここで、図25aに示したように連結部もにめっき銅82' を形成することも考えられ、これにより出来上がりのフレー ムの剛性をさらに高めることも可能である。 図 2 4 a 、 図 2 5 a に示した構成は、銅/ニッケル薄層/銅の3層からなる 基材をあらかじめ用意し、片方の銅箔を通常のエッチングエ 程で配線形成しても得られる。また、ここで得られた銅箔8 1/ニッケル薄層(図示せず)/銅配線82(及び82) の構成を銅箔/ニッケル配線、ニッケル箔/銅配線等、ニッ ケル薄層のない2層構造にしてもよい。すなわち、金属種の 撰択は本実施例の種類に限られることはないが、後の工程で 仮基板の一部をエッチング除去(図24c、図25c)した ときに、配線が撰択的に残るようにできることが好適な撰択 基準となる。また、導電性仮基板はフレームの連結部の構成 材となるため厚いほうが好ましいが、後でその一部をエッチ ング除去する工程があるため、適当な厚さを撰択する必要が ある。導電性仮基板の厚みとしては、材質にもよるが、例え ば銅箔を用いる場合、約0.03~0.3mm程度が好まし い。次に、複数組の配線82を形成した銅箔81の配線面に ポリイミド接着剤83を接着した。ここで、ポリイミド接着 剤83は、この材料に限られることなく、例えば、エポキシ 系接着フィルム、ポリイミドフィルムに接着剤を塗布したフ ィルム等も利用可能である。次に、エキシマレーザを用いて 外部接続端子用穴84を形成した(図24b、図25b)。 後工程における工程簡略化のためには半導体を実装する前に 接続端子を設けておくことが好適である。また、この穴84 の形成法として他に、あらかじめドリルやパンチ加工でフィ ルムに外部接続端子用穴84を形成しておき、このフィルム を接着する方法を用いてもかまわない。さらにここで、この 穴84に接続端子として用いる半田等の金属(図24f、図 25fの88に相当)を充填させておいてもかまわないが、

後の半導体実装工程、樹脂封止工程では、金属突起が障害となることもあり、後の工程で形成する方が好ましい。半導体素子実装基板部の外部接続端子用穴(または端子)は半導体素子搭載反対面にアレイ状に配置されるようにしるのが好ましい。

次に、配線パターンが形成されている部分の仮基板である 電解銅箔の一部をエッチング除去した。このエッチング液と して、この実施例の構成の場合、ニッケルに比べて銅の溶解 速度が著しく高いエッチング液、エッチング条件を撰択する のがよい。この実施例では、エッチング液としてアルカリエ ッチャント (メルテックス (株) 製、商品名: A プロセス) が、エッチング条件としては例えば液温度を40℃、スプレー 圧力を1.2kgf/cm²とした。ここで示した液の種類、条件は一 例にすぎない。この工程によって基板部分のニッケル薄層が 露出される。このニッケル薄層だけをエッチングする際には、 銅よりニッケルの溶解速度が著しく高いエッチング液、エッ チング条件を撰択するのがよい。この実施例では、ニッケル エッチャント(メルテックス(株)製、商品名:メルストリ ップ N950) で選択的にエッチング除去した。エッチング液 の温度を40℃、スプレー圧力を1.2kgf/cm²とした。ここで示 した液の種類、条件も一例にすぎない。このような工程を経 て、連結部の仮基板が残され、剛性のある半導体実装用フレ ームが得れれる(図24c、図25c)。この実施例ではこ のフレームの銅配線端子部分には無電解ニッケルー金めっき が施される(図では省略)。これは、後工程でチップをワイ ヤーボンディングするために必要であり、このような表面処 理は必要に応じて施せばよい。

さらに半導体チップ 8 5 を搭載する。半導体チップの接着には、半導体用ダイボンディングテープ 8 6 (例えば、日立化成工業 (株) 製、商品名:HM-1) を用いた。ここで、チップの下に配線がない場合には、ダイボンド用銀ペーストを用

この実施例では、半導体実装用フレーム及び半導体装置製造法により、ポリイミドテープ等フィルム基板を用いたBGA、CSP等の半導体装置製造において、十分な剛性を備えたフレームを得ることができ、これを利用することによって半導体装置を精度良く効率良く作製可能になる。

本発明により、半導体チップの高集積度化に対応することができる半導体パッケージを生産性良く、かつ安定的に製造することができる。

-40-

請求の範囲

1.

- 1 A) 導電性仮支持体の片面に配線を形成する工程、
- 1 B) 配線が形成された導電性仮支持体に半導体素子を搭載し、半導体素子端子と配線を導通する工程、
- 1 C) 半導体素子を樹脂封止する工程、
- 1 D) 導電性仮支持体を除去し配線を露出する工程、
- 1 E) 露出された配線の外部接続端子が形成される箇所以外に絶縁層を形成する工程、
- 1 F) 配線の絶縁層が形成されていない箇所に外部接続端子を形成する工程
- を含むことを特徴とする半導体パッケージの製造法。

2.

- 2 A) 導電性仮支持体の片面に配線を形成する工程、
- 2 B) 配線が形成された導電性仮支持体の配線が形成された 面に絶縁性支持体を形成する工程、
- 2 C) 導電性仮支持体を除去し配線を絶縁性支持体に転写する工程、
- 2 D) 配線の外部接続端子が形成される箇所の絶縁性支持体を除去し外部接続端子用透孔を設ける工程、
- 2 E) 配線が転写された絶縁性支持体に半導体素子を搭載し、 半導体素子端子と配線を導通する工程、
- 2 F) 半導体素子を樹脂封止する工程、
- 2 G) 外部接続端子用透孔に配線と導通する外部接続端子を 形成する工程
- を含むことを特徴とする半導体パッケージの製造法。

3.

- 3 A) 導電性仮支持体の片面に配線を形成する工程、
- 3 B) 配線が形成された導電性仮支持体に半導体素子を搭載し、半導体素子端子と配線を導通する工程、

- 3 C) 半導体素子を樹脂封止する工程、
- 3 D) 配線の外部接続端子が形成される箇所以外の導電性仮支持体を除去し導電性仮支持体よりなる外部接続端子を形成する工程、
- 3 E) 外部接続端子の箇所以外に絶縁層を形成する工程、 を含むことを特徴とする半導体パッケージの製造法。

4.

- 4 A) 導電性仮支持体の片面に配線を形成する工程、
- 4 B) 配線が形成された導電性仮支持体に半導体素子を搭載し、半導体素子端子と配線を導通する工程、
- 4 C) 半導体素子を樹脂封止する工程、
- 4 D) 導電性仮支持体の半導体素子搭載面と反対側の配線の外部接続端子が形成される箇所に、導電性仮支持体と除去条件が異なる金属パターンを形成する工程、
- 4 E) 金属パターンが形成された箇所以外の導電性仮支持体を除去する工程

を含むことを特徴とする半導体パッケージの製造法。

5.

- 5 A) 絶縁性支持体の片面に複数組の配線を形成する工程、
- 5 B) 配線の外部接続端子となる箇所の絶縁性支持体を除去 し外部接続端子用透孔を設ける工程
- 5 C) 複数組の配線が形成された絶縁性支持体に半導体素子を搭載し、半導体素子端子と配線を導通する工程、
- 5 D) 半導体素子を樹脂封止する工程、
- 5 E) 外部接続端子用透孔に配線と導通する外部接続端子を 形成する工程、
- 5 F) 個々の半導体パッケージに分離する工程 を含むことを特徴とする半導体パッケージの製造法。

· 6 .

- 6 A) 導電性仮支持体の片面に複数組の配線を形成する工程、
- 6 B) 導電性仮支持体に形成された複数組の配線を所定の単位個数になるように導電性仮支持体を切断分離し、配線が形成された分離導電性仮支持体をフレームに固着する工程、
- 6 C) 配線が形成された導電性仮支持体に半導体素子を搭載し、半導体素子端子と配線を導通する工程、
- 6 D) 半導体素子を樹脂封止する工程、
- 6 E) 導電性仮支持体を除去し配線を露出する工程、
- 6 F) 露出された配線の外部接続端子が形成される箇所以外に絶縁層を形成する工程、
- 6 G) 配線の絶縁層が形成されていない箇所に外部接続端子を形成する工程
- 6 H) 個々の半導体パッケージに分離する工程 を含むことを特徴とする半導体パッケージの製造法。

7.

- 7 A) 絶縁性支持体の片面に複数組の配線を形成する工程、
- 7 B) 配線の外部接続端子となる箇所の絶縁性支持体を除去 し外部接続端子用透孔を設ける工程
- 7 C) 絶縁性支持体に形成された複数組の配線を所定の単位個数になるように絶縁性支持体を切断分離し、配線が形成された分離絶縁性支持体をフレームに固着する工程、
- 7 D) 配線が形成された絶縁性支持体に半導体素子を搭載し、 半導体素子端子と配線を導通する工程、
- 7 日) 半導体素子を樹脂封止する工程、
- 7 F) 外部接続端子用透孔に配線と導通する外部接続端子を 形成する工程、
- 7G) 個々の半導体パッケージに分離する工程 を含むことを特徴とする半導体パッケージの製造法。

8.

1層の配線においてその配線の片面が半導体素子と接続す

る第1の接続機能を持ち、その配線の反対側が外部の配線と接続する第2の接続機能をもつように構成された配線を備えた半導体パッケージの製造法であって、下記8A、8B、8C、8Dの工程を含むことを特徴とする半導体パッケージの製造法。

- 8 A) 耐熱性を有する金属箔付き絶縁基材の金属箔を複数組の配線パターンに加工する工程。
- 8 B) 後工程で第 2 の接続機能部となる位置に、絶縁基材側から配線パターンに達する凹部を設ける工程。
- 8 C) 配線パターン面及び配線パターンと隣接する絶縁基材面上の所望する位置に、所定の部分を開孔させたフレーム基材を貼り合わせる工程。
- 8 D) 半導体素子を搭載し半導体素子端子と配線を導通し半導体素子を樹脂封止する工程。

9.

- 1層の配線においてその配線の片面が半導体素子と接続する第1の接続機能を持ち、その配線の反対側が外部の配線と接続する第2の接続機能をもつように構成された配線を備えた半導体パッケージの製造法であって、下記9A、9B、9C、9Dの工程を含むことを特徴とする半導体パッケージの製造法。
- 9 A) 耐熱性を有する金属箔付き絶縁基材の金属箔を複数組の配線パターンに加工する工程。
- 9 B) 後工程で第 2 の接続機能部となる位置に、絶縁基材側から配線パターンに達する凹部を設ける工程。
- 9 C) 配線パターン面及び配線パターンと隣接する絶縁基材面上の所望する位置に、所定の部分を開孔させた第 2 絶縁基材を貼り合わせ絶縁支持体を構成する工程。
- 9 D) 絶縁支持体に形成された複数組の配線を所定の単位個数になるように絶縁支持体を切断分離し、配線が形成された

分離絶縁支持体をフレームに固着する工程。

9 E) 半導体素子を搭載し半導体素子端子と配線を導通し半導体素子樹脂封止する工程。

10.

- 10A) 支持体の片面に複数組の配線を形成する工程、
- 10B) 配線が形成された支持体に複数個の半導体素子を搭載し、半導体素子端子と配線とを導通させる工程、
- 10C) 導通された複数組の半導体素子と配線とを一括して 樹脂封止する工程、
- 10D) 支持体の所望する部分を除去して配線の所定部分を 露出させ、露出した配線と電気的に接続した外部接続端子を 形成する工程、
- 10E) 個々の半導体パッケージに分離する工程 を含むことを特徴とする半導体パッケージの製造法。

11.

半導体素子を樹脂封止した後、封止樹脂硬化物を加熱処理する請求項1~10各項記載の半導体パッケージの製造法。

1 2.


請求項1~11各項記載の方法で製造された半導体パッケージ。


13.


複数個の半導体素子実装基板部を備え、複数個の半導体素子実装基板部を連結するための連結部を備え、位置合わせマーク部を備えている半導体素子実装用フレームの製造法であって、


- (a) 導電性仮基板上に半導体素子実装部の配線を作製する工程、
 - (b) 樹脂基材上に配線を転写する工程、
 - (c) 導電性仮基板をエッチング除去する工程、


を含み、(c)の導電性仮基板の除去に際して、導電性仮基板に一部を残し連結部の一部を構成するようにすることを特徴とする半導体素子実装用フレームの製造法。

























WO 95/26047 PCT/JP95/00492




11/24




12/24

図12




13/24




14/24

図14




15/24




16/24


図16




17/24

図17







20/24

図20







図21



WO 95/26047 PCT/JP95/00492




WO 95/26047 PCT/JP95/00492




23/24

図24



24/24 図25



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP95/00492

A.	CLASSIFICATION OF SUBJECT MATTER
	Int. Cl ⁶ H01L23/12
Ac	exerding to International Patent Classification (IPC) or to both national classification and IPC
B.	Int. C16 H01L23/12 According to International Patent Classification (IPC) or to both national classification and IPC
Mi	inimum documentation searched (classification system followed by classification symbols)

Int. C16 H01L23/12, H01L23/14, H01L23/50, H01L23/04

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho

1926 - 1995 1971 - 1995

Kokai Jitsuyo Shinan Koho

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP, 59-208756, A (Sony Corp.), November 27, 1984 (27. 11. 84), Claim, Figs 2A to 2D (Family: none)	1-5, 10, 11, 12
Y	JP, 3-94459, A (Shinko Denki Kogyo K.K.), April 19, 1991 (19. 04. 91), Claim, Fig. 1 (Family: none)	1-5, 10, 11, 12
Y	JP, 5-129473, A (Sony Corp.), May 25, 1993 (25. 05. 93), Claim, Fig. 5 (Family: none)	1-5, 10, 11, 12
	-	

	Further documents are listed in the continuation of Box C.	See patent tamity annex.		
"A" "E" "L"	Special categories of cited documents: document defining the general state of the art which is not considered to be of particular relevance earlier document but published on or after the international filling date document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone.		
"O"		considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art		
Date	of the actual completion of the international search	Date of mailing of the international search report		
	June 13, 1995 (13. 06. 95)	June 27, 1995 (27. 06. 95)		
Name and mailing address of the ISA/		Authorized officer		
	Japanese Patent Office			
Facs	simile No.	Telephone No.		

Form PCT/ISA/210 (second sheet) (July 1992)

発明の属する分野の分類(国際特許分類(IPC))

Int CL6 H01L23/12

B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

H01L23/12, H01L23/14, H01L23/50. Int CL6 H01L23/04

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1926-1995年

日本国公開実用新案公報

1971-1995年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号		
Y	JP、59-208756、A(ソニー株式会社)、 27、11月、1984(27、11、84)、 特許請求の範囲第2A-2D図(ファミリーなし)	1-5,10, 11,12		
Y	JP、3-94459、A(新光電気工業株式会社)、 19. 4月. 1991(19. 04. 91)、 特許請求の範囲第1図(ファミリーなし)	1-5,10, 11,12		
Y	JP,5-129473,A(ソニー株式会社),	1-5,10,		

√ C棚の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

- * 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示すもの
- 「E」先行文献ではあるが、国際出願日以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行日 若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
- 「O」口頭による開示、使用、展示等に冒及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願の日 の後に公表された文献
- 「丁」国際出願日又は優先日後に公表された文献であって出願と 矛盾するものではなく、発明の原理又は理論の理解のため に引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明の新規 性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以上の文 献との、当業者にとって自明である組合せによって進歩性 がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査報告の発送日 国際調査を完了した日 **27.**06.95 13.06.95 特許庁審査官(権限のある職員) 名称及びあて先 4 M 7 7 2 0 日本国特許庁(ISA/JP) 津 野

郵便番号100

東京都千代田区霞が関三丁目4番3号

電話番号 03-3581-1101 内線

3 4 6 3

用文献の テゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
	25. 5月. 1993(25. 05. 93)、 特許請求の範囲第5図(ファミリーなし)	11,12
Ì		
		·
		,
}	·	
ł		